Make не может найти цель с шаблоном подстановки

CXXSRC            = $(shell find source -iname "*.cpp")
CXXSRCFN          = $(notdir $(CXXSRC))
CXXOBJ            = $(CXXSRCFN:%.s=output/obj/%.cpp.o)

OUTPUT            = output/kernel.elf.PHONY: builduserspace clean allall: $(OUTPUT)
@$(QEMU) -vga std -serial file:"output/serialout.log" -m 20 -hda output/disk.img -rtc base=localtime$(OUTPUT): $(CXXOBJ)
# Linking object files...
@$(LD) $(LDFLAGS) -o output/temp.elf output/obj/Start.s.o $(shell find output/obj -name "*.o" ! -name "Start.s.o") -Lgcc

# Performing objcopy...
@$(OBJCOPY) -O elf32-i386 output/temp.elf output/kernel.elf%.cpp.o: %.cpp
@echo $(notdir $<)
@$(CXX) $(CXXFLAGS) -o $(notdir $@) $<

Это make-файл. Вот ситуация, представьте эту структуру каталогов:

output
|
|-- obj

source
|
|-- file1.cpp
|-- file2.cpp
|-- subdirectory
|
|-- file3.cpp

Скажем, я запускаю make в корневой папке (где находятся выход и источник). Целевым выходом является output / kernel.elf.

По сути, я хочу, чтобы все файлы в папке ‘source’ были скомпилированы в объектные файлы и помещены в папку output / obj.

Мне удалось получить переменные о правильном; CXXSRC — это просто список всех исходных файлов для компиляции; CXXOBJ — это список выходов.

Тем не менее, сделать: * Нет правила, чтобы сделать цель output/obj/file.cpp.o', needed byвыход / kernel.elf. Стоп.

После некоторых проб и ошибок мне удалось сузить вопрос: если я изменю цель так:

output/obj/%.cpp.o: source/subdirectory/%.cpp

Это работает нормально (то есть. Это ошибки на других файлах в моем дереве, потому что не все файлы находятся в подкаталоге)

Очевидно, что это отрицательно скажется на цели оператора% wildcard, так как мне решить эту проблему?

Благодарю.
Первый ТАК пост, полегче на меня (: